This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(54) INSULATED GATE TYPE FIELD EFFECT TRANSISTOR

(43) 14.4.1981 (19) JP (22) 7.9.1979 (11) 56-38867 (A)


(21) Appl. No. 54-114184

(71) HITACHI SEISAKUSHO K.K. (72) TAIAKI OKABE(3)

(51) Int. Cl³. H01L29/78,H01L29/08

PURPOSE: To obtain an MISFET having the withstanding voltage of 400~600V or more, by forming an impurity concentration region, which is deeper than a resistor region, in the vicinity of the drain region in the resistor layer for alleviating the electric field concentration, extending to a gate electrode from a drain.

CONSTITUTION: On an N type semiconductor substrate 1, are formed a P type source region 2, a P type drain region 3, a P type low impurity-concentration region 5, a gate electrode 6, a source electrode 7, a drain electrode 8, and insulating films 9 and 9'. In the region 5, is provided a P type impurity region 4 for alleviating the concentration of the electric field at the tip A of the region 3. The distance L between the regions 3 and 4 is set so that the depletion layers extending from the regions 3 and 4 are overlapped each other.



257/409

(19) 日本国特許庁 (JP)

⑩特許出願公開

⑫ 公開特許公報(A)

昭56-38867

⑤Int. Cl.³H 01 L 29/78 29/08

識別記号

庁内整理番号 6603-5F 7514-5F 码公開 昭和56年(1981) 4月14日

発明の数 1 審査請求 有

(全 5 頁)

②特 願 昭54-114184

郊出 顯 昭54(1979)9月7日

@発 明 者 岡部健明

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究

所内

⑫発 明 者 越智鹿之

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

明 細 書

発明の名称 絶縁ゲート形電界効果トランジス

特許請求の範囲

- 1. 第1 導電形の半導体基体に互いに離れて形成された第2 導電形のソース、トレイン領域と、
 取ソース、トレイン領域間の前配半導体基体
 面上の前配トレイン領域から離れた位置に絶殺
 膜を介して設けられたゲート電極と、前配ドレイン領域から前起ゲート電極と、前によれた有力
 なに到達する第2 導電形の低不純物層とを対する絶縁ゲート形電界効果トランジスタには、前配は不純物層の不純物機度より高いの不純物機度より高いので、前配は不純物層の不純物機度より高いであることを特徴とする絶縁ゲート形電界効果トランジスタ。
- 2 ・ 前記基体の半導体の誘電率を ε ε 、 前記基体 の不純物機度を N 、電気量を q 、 ドレイン接合 の実質降伏電圧を V ε としたとき、前記不純物

⑫発 明 者 吉田功

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

⑫発 明 者 永田穰

国分寺市東恋ヶ窪1丁目280番 地株式会社日立製作所中央研究 所内

①出願人株式会社日立製作所 東京都千代田区丸の内1丁目5 番1号

⑩代 理 人 弁理士 薄田利幸

領域と前記ドレイン領域との距離しば、

$$L \leq 2 \left\{ \frac{2 \epsilon_B}{q N} \cdot V_A \right\}^{\frac{1}{2}}$$

であることを特徴とする特許請求の範囲第1項 記載の絶縁ゲート形電界効果トランジスタ。

- 3. 前記ドレイン領域は前記ソース領域に囲まれてなり、前記は不純物層、前記不純物領域も前記ドレイン領域の全周を囲むことを特徴とする特許消水の範囲第1項記載の絶縁ゲート形電外効米トランジスタ。
- 4 ・ 前配不純物領域は前配トレイン領域の一部に 対向して設けられた島状領域であることを特徴 とする特許請求の範囲第1項記載の絶験ゲート 形電界効果トランジスタ。
- 5. 前配不純物領域は前配ドレイン領域と回程度 の不純物機度、戻さを有することを特徴とする 特許請求の範囲第1項配載の絶縁ゲート形電界 効果トランジスタ。

発明の辞細な説明

(1) 発明の利用分野

(2)

特開昭56- 38867(2)

本発明は、絶縁ゲート形態界効果トランジスタ に関している。さらに詳しくは、本発明は高耐圧、 すなわち高トレイン耐圧の絶縁ゲート形電界効果 トランジスタに関するものである。

(2) 従来技術

絶験ゲート形電界効果トランジスタ(以下、MISFET と略称)は、高集検密度、低消費電力デバイスとして、これまで主にデジタル用IC,LSIの構成要素として発展してきた。そのためMISFET の特性同上の開発は、主として高集検密度、低消費電力化、さらに高速化が中心に進められ、高耐圧化、高出力化に関しては十充分を改良がなされていない。

とごろで、MISFET 単体としての性能上の主な特長は、高入力インピーダンス、自乗特性、電流の負の温度系数を有している点にある。これ等の特長は、MISFET のアナログ回路への応用においてより発揮できるものである。アナログ回路に適用する場合、MISFET の高耐圧化、高出力化が重要な問題点である。

(3)

耐圧(ドレイン耐圧によつて決つていた)を数百 Vと十倍以上高めることができた。

しかしながら、第1図の素子構造により、300 Vクラスの高射圧MISFET を実現できたが、ス イツチング・レギュレータ等に用い得るパワー MISFET としては、まだ十分な高耐圧素子とは なつていない。産業上の利用価値の高い高耐圧 MISPET としては、400~600 V以上の高 耐圧化を達成する必要があるが、第1図の業子構 値のままでは、これ程の高耐圧化を実現すること はできない。

(3) 発明の目的

本発明は、第1図に示した従来の高射圧
MISFET の構造をベースにした上で、さらに改
及を加えることにより、400~600V、又は
それ以上の射圧を有するMISFET を実現すると
とを目的とするものである。

(4) 発明の総括説明

MISFET のトレイン耐圧は、ゲート電極端付近の半導体基体内部の電界集中により制限される

高耐圧MISFET としては、第1図に示す素子 構造が知られている(D.M.Eib and H.G. Dill: IEDM 21-4 (1971))。

第1凶の業子は、オフセットゲート構造とイオ ン打込み技術を用いて高耐圧化を実現した MISFET である。第1図において、Nチャンネ ル形を例にとつて説明すれば、11はP形半導体 基板 (不純物濃度 1 0 14 ~ 1 0 18 cm 13)、 1 2 ⊅ よび13はそれぞれ高速度N形不純物領域からな るソース、およびドレイン領域(不純物機度 10¹³~10²¹ cm⁻³)、15はゲート電極、16 および 17 はそれぞれソース電極およびドレイン 電極、18はゲート絶縁膜である。14はゲート 電磁15のドレイン13角の端部における電界の 集中を製和し、ドレイン耐圧を高め素子の高耐圧 化を実現するために、ドレイン13からゲート電 極15の端部まで延びて形成されたN形の低不純 物濃度層、すなわち抵抗層である(例えば不純物 後度 1.5~2.5×10 12/cm2)。 この素子構造 により、従来たかだか数十Vと低い MISFET の

(4)

とともに、ドレイン領域と半導体基体間のPN接合耐圧によつても制限を受ける。前者は第1図の素子構造により解決され、300V程度の高耐圧MISFETが実現できる。本発明は、さらに、後者のドレイン領域と半導体基体間のPN接合耐圧を改善することにより、500V程度もしくはそれ以上の高耐圧MISFETで実現するものである。

かかる目的を選取するため、本発明のMISFET においては、第1四のMISFET において、抵抗 順14中のドレイン領域13の近傍に、ドレイン 領域と同一導電形で、建抗層14よりも不純物機 度の高い、好ましくはドレイン領域と同程度の不 純物機度で、抵抗層14よりも深い不純物領域を 設けることを骨子とする。

さらに、本発明のMISFET においては、抵抗 増14によつてドレイン領域13を出むとともに、 該抵抗層中にドレイン領域に近接して設けられた ドレインと同一導電形の上記不純物領域によつて ドレイン領域をとり囲む構造をとることによつて、 ドレイン耐圧を一層向上させることができる。

(6)

(5) 吳延娟

以下、本発明を実施例を診照して詳細に説明する。

第2四、第3四は本発明の高耐圧MISFET の 実施例を説明するための図面で、第2図は部分平 血図、集3図は部分断面構造図である。第2図、 朗3凶において、1はN形半導体基板、2はP形 ソース領収、3はP形ドレイン領域、5はP形成 不純物族展倒収、6はゲート電極、7,8は各々 ソース電極、ドレイン電体、9は絶縁膜、9'は ゲート絶縁膜である。 CCでP形ドレイン3とN 水基板1で形成されるPN接合の射圧は、領域3 の先端A部の曲率により決まり、その値は平面状 PN接合財圧の値よりも低くなつている。そこで 第2四、第3四に示すように、P形不純物領域4 を形成し、銀収3と領収4周の史離しを適当に設 計すれば、領域3の先端部Aの資界集中を緩和す。 ることができる。つまりドレインに高電圧が印加 された状態において、領域るおよび領域もから延 びる空乏層が互いに交わるように距離しを設定す

で述べた領域4が無い場合のMISFETのドレイン耐圧は380Vで、本発明によつて30%以上の耐圧改善が可能となつた。第2,3図の実施例では、領域4は、ドレイン領域3を囲む様に選状に1ケだけ設けたが、これを2重,3重と増していけば、さらにドレイン耐圧が改善されることも確認されている。

第4図は、本発明の他の実施例を説明するための図である。高耐圧、大電流MISFETでは、ゲート周辺長を大きくするため、第4図に示すようなインターデイジタル形構造が採用される。第4図にかいて、ドレイン領域3は、3′のように受力があり、その幅でも狭くななったがある。このようなパターン形状を有する領域3′を不純物の熱拡散などで形成すると、、耐圧分のでは、B部の電界集中が登しく、耐圧分のの原因となる。不純物の数拡散などで形成すると、、耐圧分のの原因となる。不純物の数数では著しい。そこで領域2′を形成すれば、B部の電界集中を緩和し、耐水の、B部の、電界集中を緩和し、最初の、電界集中を緩和し、最初の、電子、の、最初には、B部の、電子、表別には、B部の、電子、表別には、B部の、電子、表別には、B部の、電子、表別には、B部の、電子、表別には、B部の、電子、表別には、最初に対して、表別には、Bでは、例を形成すれば、Bの、関係を表別には、Bの、関係を表別には、Bの、関係を表別によりに、対象の、関係を表別には、Bの、関係の、関係を表別に対象が、表別に対象が、表別によりに対象が、表別に対象を表別に対象が、



.特開昭56- 38867(3)

れば、領域3の先端A部での降伏は防ぐことが出来、従つて高射圧化が違成される。とこで距離Lの目安として(1)式を示す。

$$L \lesssim 2 \left\{ \frac{2 \epsilon_B}{q N_B} \cdot V_A \right\}^{\frac{1}{2}} \tag{1}$$

《 』: 半導体の誘電率

N ■:半導体基板不純物濃度

宜 : 電気量

V A: 領域 4 が無い従来構造における A部の ・ 能伏電圧

(8)

以上述べたように、本発明は高耐圧MISFET のトレイン、基板間耐圧の改善に利用できる。

以下、本発明の高耐圧MISPET の製造方法を Nチャンネル業子を例にとり示す。

第5凶(A)に示す様に、P形シリコン基板1 に130mm厚の酸化膜(SiO。等)9を形成し、その上にポリシリコン膜を450mmの厚さに形成する。このままではポリシリコン層の抵抗は高いので、袋面からりんイオンを2×10¹⁴ケノcm¹ 打込んで、約1000℃×30分間のアニ ールを行う。次にゲート電像となるべき部分のポ リシリコン6を失して、他をエッチングで除去す る。この状態を第5図(A)に示す。次に髙耐圧 化の為のN形低不純物濃度層を形成する為、りん イオンを酸化膜 9 を通して打込み、 N * 形領域 5 を形成する。この時の加速電圧は130keVで、 打込まれたイオンドーズは2×1012ケノcm2 で ある。次に高温(650℃)にて、CVD (Chemical Vapor Deposition) 法により SiO. 膜を800nmの厚さに形成し、拡散の マスクとなるべき場所10を残して、他の8i0 膜を除去する。(第5図(B))。 次に、不純物源 をPOCL。とする迪常の熱拡散法によつて、 25 mmの深さに不純物濃度1×10²⁰cm⁻³のN 形領域2,3,4を形成する(第5図(C))。 領域2はソース、領域3はドレイン、領域4はソ ース・ドレイン間の島領域として動く。次に Si0、膜10を除去し、再びりんを含んだ Si0、膜を800mmの厚さに形成し、ソース とドレインのコンタクト部分の窓あけをし、AL (11)

特開昭56- 38867(4) 電極を形成する。とれらの工程は通常の半導体デバイスと何ら異なる点はない。とうして得られた 業子の断面構造は、第3図と同じとなる。

図面の簡単な説明


第1図は従来のMISFET の構造を示す断面図、第2図は本発明のMISFET の第1の実施例の累子を示す部分平面図、第3図は本発明のMISFET の第1の実施例の累子を示す部分断面図、第4図は本発明のMISFET の第2の実施例の素子を示す部分平面図、第5図は本発明のMISFET の製造工程の一例を示す電子断面図である。


1 …半導体基板、2 …ソース領域、3 …ドレイン 領域、4 …ドレイン領域と同一導電形の不純物領域、5 …低不純物漁艇領域(抵抗層)、6 …ゲート電極、7 …ソース電極、8 …ドレイン電極、9 …絶縁膜、9 1 …ゲート絶縁膜。

代珠人 并理士 海田利幸

(12)

第 2 回





特開昭56- 38867(5)

第 5 図

